Режим 0 (режим прерывания по концу счета)
Данный режим выполняется в канале 0.
В режиме 0 низкий уровень сигнала на выводе OUT устанавливается сразу же после загрузки УС. Загрузка константы не оказывает влияния на этот выход. Счет разрешается положительным сигналом на входе GATE. Изменение состояния счетчика/таймера CE осуществляется по срезу сигнала CLK, причем по первому тактовому сигналу происходит загрузка CE константой из CR, и только второй тактовый сигнал принимает участие в счете. После отсчета загруженного числа устанавливается сигнал OUT=1. Таким образом, сигнал OUT=0 удерживается на время N+1 тактовых периодов, где N - загруженная константа.
Если во время счета снять сигнал GATE, то счет приостанавливается, содержимое счетчика/таймера сохраняется. Новый положительный сигнал на входе GATE вызывает продолжение счета без перезагрузки CE содержимым CR. Загрузка новой константы во время счета приводит: при записи младшего байта - к остановке текущего счета, а при записи старшего - к запуску нового цикла счета.
Контроль счетчика (выполнение команд CLC, RBC) в этом режиме возможен только после хотя бы одного цикла счета. На рис.3.31 показана временная диаграмма работы ПТ в режиме 0.
ИНТЕРФЕЙСНАЯ ЧАСТЬ
Интерфейсная часть таймера обеспечивает обмен информацией с шиной данных микропроцессора. В интерфейсной части осуществляется буферирование сигналов СШ, дешифрация адресов присвоенных устройству сопряжения и формирование стробов чтения и записи.
Особенности режима 3:
А) При GATE=0 счет в CE прерывается, т.к. на вход «-1» счетчика CE приходит сигнал с элемента И, на вход которого подаются сигнал GATE и CLK, и далее при GATE=1 запуститься по новой, т.е. начинается с загрузки CE из CR, потому что на вход СП подается сигнал GATE
Б) Если во время цикла счета с константой N Мпр загрузит в CR новую константу, то это никак не влияет на текущее счет, после которого запускается счет с новой константой.
В схеме это реализовано Так как в счетчик загружается новая константа только в том случае, если на вход WR подается отрицательный импульс с элемента И, на входы которого подаются сигнал ТС и сигнал из СП.
Особенности режима 4:
А) Для повторения цикла счета в СЕ нужно вновь загрузить константу в CR.
Это реализуется подачей сигнала 
в CR и в схему СП, а из схемы СП на вход WR счетчика СЕ.
Б) При GATE=0 счет в СЕ приостанавливается, при GATE=1 возобновляется с точки Е прерывания.
Это достигается вводом элемента И который подается на вход «-1» СЕ. На входы И подается сигнал GATE и CLK.
В) Если во время счета с константы N Мпр загрузит новую константу, то текущий счет прерывается и далее возобновляется по новой с новой константой. Реализуется подачей сигнала на вход CR и схемы перезапуска.
Особенности режима 0:
А) При повторении цикла счета в СЕ требуется вновь загрузить пакет пересчета в CR. Реализация в схеме происходит путем подачи сигнала в CR и в схему СП.
А из схемы СП на вход WR счетчика СЕ.
Б) При GATE=0 счет в СЕ приостанавливается и далее при GATE=1 возобновляется с точки прерывания. Это достигается вводом элемента И который подается на вход «-1» СЕ. На входы И подается сигнал GATE и CLK.
В) Если во время счета с константы N Мпр загрузит новую константу (L или N), то текущий счет прерывается и далее возобновляется по новой с новой константой. Реализуется подачей сигнала на вход СП.
4. Определение требуемых стробов записи и чтения. Таблица обращения к портам УС.
По заданию стробов чтения требуется 4, а ИЧ формирует только 2. Поэтому размножаем каждый из двух стробов до двух в зависимости от триггера активности канала (Та).
Стробов записи требуется 7, поэтому размножаем STRW0 до двух, в зависимости от Та, а STRW1 пяти, в зависимости от
D3 и D2 и Та.
Таблица обращений для PIT c 2 каналами(К0,К1 ) и n=1. В канале 0 используется 8-разрядный СЕ,OL и CR и реализовывается 2 режима. В канале 1 используется 8-разрядный СЕ,OL и CR и реализовывается 1 режим.
В нашем случае требуется 7 стробов записи, поэтому мы вводит Триггер активности канала(Та)= 0, если работает К0
1, если работает К1
RCW0
RCW1
Таблица обращения к портам.
CS
| 
IOR
|
IOW
| A0 | Операции |
| Чтение (ввод) | ||||
| 0 | 0 | 1 | 0 | Чтение из OL0 , если Та=0, или из OL1, если Та=1. |
| 0 | 0 | 1 | 1 | Чтение байта состояния из К0,если Та=0,или из К1, если Та=1. |
| Запись (вывод) | ||||
| 0 | 1 | 0 | 0 | Запись в CR0, если Та=0, или запись в CR1, если Та=1. |
| 0 | 1 | 0 | 1 | «установка/сброс Та», если D3D2=00; запись в RCW0, если D3D2=01 и Та=0; запись в RCW1, если D3D2=01 и Та=1; «защелка К0», если D3D2=10 и Та=0; «защелка К1», если D3D2=10 и Та=1. |
Чтобы установить или сбросить Та по ШД передается байт вида:
 |
Если Та=0- сброс, если Та=1-устновка.
Схема Та:
Список литературы
1. Ю.В. Новиков. Основы цифровой схемотехники. Базовые элементы и схемы. Методы проектирования. Мир, 2001.
2. В.А. Райхлин, А.Н. Борисов. Основы организации МПС. Уч. пособие для вузов. КГТУ-КАИ, Казань, 1998.
3. Микропроцессорный комплект Л 1810. Структура, программирование, применение. Справочная книга. Под редакцией Ю.М. Казаринова. Москва, Высшая школа, 1990.
4. Курс лекций по микропроцессорным системам 2010 г.